パネル・レベル・パッケージ(Panel Level Package:PLP)

現在の半導体の生産は、直径300mmの円盤(ウエハー)をキャリアとし、
「ウエハー・レベル・パッケージ(Wafer Level Package:WLP)」が主流ですが、
生産性を上げる手法として
「パネル・レベル・パッケージ(Panel Level Package:PLP)」に注目が集まっています。
つまり、ウエハーからパネルへ、円形から四角形への移行が検討され始めました。

キャリアをパネルに変更することによる利点は明白で、矩形の半導体パッケージを製造する際、
その土台は円形より四角形の方が面積を有効に利用できるからです。
キャリアの面積利用率はウエハーではわずか55%に対して、パネルでは87%まで高まります。
歩留まりが同じと仮定すれば10～20%の製造コスト削減が見込めるとの事です。

また、興味深いのは、これまで半導体製造を手掛けていなかった企業の参入が相次いでいます。
特に液晶ディスプレーや太陽光パネルメーカーは、ガラスパネルを扱う既存の製造技術を
生かせる絶好のチャンスとみて、開発に力を入れているようです。

製造技術の確立で、高性能な半導体デバイスを安く、早く、大量に生産でき、
チップの供給不足の解消に期待ができる。

サーテックは、電子製品の機能を支える「成膜加工」分野において、
成膜仕様の設計、プロセス条件の最適化、量産マネジメントまでを一貫して承ります。
まずはお気軽にご相談ください。

■問合せは下記URL「お問い合わせフォーム」より
　https://cir-tech.co.jp/contact/

■その他ご連絡方法
　mail：info@cir-tech.co.jp
　TEL ：053-522-9255